原来编程还有另一个位面。

All life is problem solving.
编程只不过是“解决问题”里的一种。

我今天看了一些量子计算机的文章,在想在量子计算机上编程会变成什么样的?换成这个以后大部分现在的码农是不是都抓瞎了

@clino 请问方便大概说说吗？很好奇

@aias
https://book.douban.com/subject/3425827/#!/i!/ckDefault
最后一章，量子 FFT 破解 RSA 。

@clino 就像飞船还是飞船，只不过你把它的等离子引擎换成了核脉冲引擎再换成反物质引擎一样。。。原本几十年几百年能到的地方现在几天就能到。但它还是飞船。

就算它的硬件架构不一样了，由于它的运算速度够快，跑个 simulator 也没啥问题，应该能做到向后兼容吧。另外运算速度够快，不等于说它能够实现“元编程”来自我生成代码。

@clino 抓瞎的主要是那些数学家，算法工程师吧

VHDL 和 Verilog HDL 相当于 C 和 C++吧，至少是 IEEE 的标准。怎么会是易语言？

VHDL 都算嵌入式工程师吧
另外 VHDL 和 Verilog 是完全不同的思路 可以说 c 语言学的越好 V 语言上手写的越惨
比如最简单
for(i=0;i<10;i++){a[i]=i}
这个综合之后是什么？
另外 c/c++那是 system c ，做仿真用的，我印象中几年前 system c 还只能仿真不能综合，现在不知道

其实我感觉， Verilog HDL 和 VHDL 语言，因为是用于硬件设计的语言，如果说要类比 C 或者汇编的话，我感觉更像是汇编吧，只需要编译一次就可以直接使用； C 语言可能要经过两次编译，先是到汇编，再到机器码；而易语言则要隔离了更多的层次。

@murmur

嵌入式工程师 一般是指 嵌入式系统 软件 /硬件 工程师

VHDL/Verilog 是 ASIC/FPGA 设计工程师主要用的语言

另外 我觉得 VHDL/Verilog 和 C 之类的最大的区别是: VHDL/Verilog 是天然并发的 而 C 不是